Ce probleme ar trebui remarcate în proiectarea diodelor TVS în echipamentele de comunicație?

一, Control precis al aspectului locației fizice
1. Optimizarea cuplării spațiale între nodurile de protecție și sursele de interferență
Diodele TVS ar trebui să fie instalate în zona de intersecție dintre liniile de semnal și interfețele externe, cum ar fi interfețele USB, porturile Ethernet, conectorii de antenă etc. Luând ca exemplu un anumit tip de router industrial, modulul de protecție TVS al interfeței sale RJ45 nu este la mai mult de 8 mm distanță de pinul de semnal al cipul PHY, care fixează pulsul ESD la PCB înainte de cuplare. Această strategie de aranjare poate reduce impactul inductanței parazitare asupra tensiunii de clemă. Datele experimentale arată că, atunci când distanța dintre TVS și interfață este scurtată de la 20 mm la 5 mm, amplitudinea de fluctuație a tensiunii de clemă poate fi redusă cu 40%.
2. Desfăşurarea în cluster a unităţilor de protecţie
În interfețele cu semnal-de mare viteză, cum ar fi HDMI 2.1 și PCIe 5.0, este necesară o matrice TVS cu mai multe-canale pentru a obține o protecție diferențială a perechilor. Un caz de proiectare a stației de bază 5G arată că implementarea cipurilor TVS cu 4 canale într-un interval de 10 mm de linii de semnal diferenţial care intră în PCB, combinată cu simularea electromagnetică 3D pentru a optimiza topologia de rutare, reduce diafonia între canale la sub -60dB. Acest aspect poate suprima în mod eficient conversia interferenței în mod comun în semnale în mod diferențial.
3. Construcția stereoscopică a nivelurilor de protecție
Pentru proiectarea PCB cu mai multe-strat, trebuie stabilit un sistem de protecție cu trei-niveluri de „stratul de protecție a zonei de protecție a interfeței stratului de protecție central”. Un design de comutator al centrului de date adoptă această arhitectură: TVS pachet SMD este implementat la nivelul interfeței, TVS pachet PTH de mare-putere este configurat la planul de alimentare și o matrice TVS cu capacitate scăzută este configurată în zona centrală a procesorului. Această protecție stratificată crește rata de succes a echipamentelor care trec testul de supratensiune IEC 61000-4-5 8/20 μs 6kV la 99,7%.
2, Implementarea standardizării proiectării conexiunii electrice
1. Tratarea diferențiată a sistemului de împământare
Calea de împământare a TVS ar trebui să urmeze principiul „rezistenței scăzute independente de proximitate”. Designul unui anumit modul de comunicare a vehiculului arată că pinul de împământare TVS este conectat direct la folia interioară de cupru GND prin patru găuri de trecere, combinat cu o bandă scurtă de cupru de 0,5 mm lățime, pentru a reduce impedanța de împământare la sub 3m Ω. Pentru dispozitivele cu carcasă metalică, se recomandă utilizarea unei structuri de „împământare în formă de stea”, în care pinul de împământare TVS este conectat la coloana de împământare a carcasei printr-un fir independent pentru a evita formarea unei bucle cu împământarea digitală.
2. Garanția integrității circuitului de semnal
În protecția semnalului diferențial, este necesar să se asigure că pinul de împământare al TVS formează zona minimă a buclei cu calea de întoarcere a semnalului. Designul unui modul optic de 10 Gbps adoptă o structură „ghid de undă coplanar+protecție TVS”, în care cipul TVS este implementat direct sub perechea diferențială, iar semnalul returnat este realizat printr-un plan GND interior de 0,2 mm grosime. Rezultatele simulării arată că acest aspect controlează fluctuația impedanței diferențiale cu ± 5% și crește marja diagramei ochiului cu 15%.
3. Proiectare redundantă a rețelei de protecție
Pentru canalele de semnal critice se recomandă adoptarea unui mecanism de protecție dublă de „protecție principală+protecție auxiliară”. Un anumit terminal de comunicații prin satelit este proiectat pentru a implementa o matrice TVS principală în partea frontală-RF în timp ce adaugă un TVS auxiliar la intrarea mixerului, iar cele două sunt izolate electric prin margele magnetice. Acest design asigură că dispozitivul menține o rată de eroare de 10 ^ -12 atunci când este supus la descărcări de contact IEC 61000-4-2 ± 15 kV.
3, Implementarea tehnică a asigurării integrității semnalului
1. Control fin reglat al parametrilor paraziți
Parametrii de ambalare TVS au un impact semnificativ asupra calității semnalului. O comparație a designului unui circuit ADC de mare-viteză arată că utilizarea pachetului 0402 TVS (inductanță parazită de aproximativ 0,5 nH) crește parametrul S21 cu 2 dB în comparație cu pachetul 0603 (inductanță parazită de 1,2 nH). Pentru semnalele de nivel GHz, se recomandă utilizarea pachetelor de inductanță scăzută, cum ar fi DFN și QFN, și optimizarea aspectului pad-ului prin simularea câmpului electromagnetic 3D pentru a controla parametrii paraziți într-un interval acceptabil.
2. Potrivirea impedanței rețelei de protecție
În interfețele digitale-de mare viteză, rețelele de protecție TVS trebuie să realizeze potrivirea impedanței cu liniile de transmisie. Un design de interfață PCIe 4.0 adoptă o schemă de potrivire a „rezistorului TVS+serie”, care reduce impedanța nodului de protecție de la 120 Ω la 100 Ω± 5% prin ajustarea valorii rezistorului. Testele de reflectare în domeniul timpului arată că acest design reduce depășirea semnalului cu 30% și crește înălțimea ochilor cu 25%.
3. Optimizarea colaborativă a designului termic
Disiparea tranzitorie a puterii TVS va duce la o creștere semnificativă a temperaturii, afectând performanța de protecție. Designul unui modul TVS-de mare putere adoptă o structură de disipare a căldurii „substrat de cupru+termic prin”. Prin aranjarea unei matrice termice cu diametrul de 0,3 mm (distanță între găuri de 1,5 mm) sub cip, temperatura joncțiunii este redusă cu 20 de grade. Pentru aplicațiile de protecție cu mai multe-canal, se recomandă adoptarea unui design „dispunere eșalonată+canelură de izolare termică” pentru a preveni degradarea performanței cauzată de cuplarea termică.
4, Paradigma de aspect pentru scenarii tipice de aplicație
1. Dispunerea protecției portului de alimentare
În circuitele de conversie AC-DC, TVS ar trebui să fie instalat după puntea redresorului și înaintea condensatorului de filtrare. Un anumit design de alimentare de comunicație adoptă o structură „filtrare de tip π -+TVS”, cu TVS conectat în paralel la capătul de intrare și condensatori X/Y pentru a obține protecție pe mai multe-nivele. Datele de testare arată că acest aspect mărește raportul de suprimare a interferenței în modul comun cu 30 dB și raportul de suprimare a interferenței în modul diferenţial cu 25 dB.
2. Dispozitiv de protecție frontal-RF
Pentru stațiile de bază 5G NR, TVS trebuie să fie implementat înaintea amplificatorului cu zgomot redus (LNA) și să adopte o schemă de protecție hibridă „limiter+TVS”. Designul unei stații de bază macro arată că cipul TVS este instalat la 15 mm în spatele portului antenei, iar un limitator este utilizat pentru a obține o gamă de protecție dinamică de la -10 dBm la +25dBm. Acest design controlează degradarea sensibilității de recepție cu 0,5 dB.
3. Structura de protecție a interfeței digitale-de mare viteză
În interfața Ethernet 100G, protecția TVS trebuie proiectată împreună cu Retimer. Designul unui comutator al centrului de date adoptă o structură „matrice TVS + sufocare în mod comun”, implementând TVS la intrarea temporizatorului re și ajustând inductanța bobinei de șoc (100nH@100MHz) Realizați un echilibru între protecție și integritatea semnalului. Testele au arătat că acest design menține constant o rată de eroare sub 10 ^ -15.
5, Metodologia de validare și optimizare
1. Sistem de verificare prin simulare
Stabiliți o platformă de verificare multidimensională constând din simularea circuitelor SPICE, simularea electromagnetică 3D și simularea termică. Un proiect de modul de comunicație a fost optimizat pentru aspectul TVS prin simularea Ansys HFSS, rezultând o creștere cu 40% a eficienței protecției ESD; Verificați integritatea semnalului prin simularea Cadence Sigrity pentru a asigura o rată de trecere de 100% pentru șabloanele de diagrame de ochi.
2. Proces de testare și verificare
Dezvoltați un mecanism dublu de validare a „testării în laborator+testare-la fața locului”. Testele de laborator ar trebui să acopere standardele din seria IEC 61000-4, iar testarea la fața locului ar trebui să se concentreze pe verificarea performanței de protecție în medii electromagnetice complexe. Un anumit echipament de comunicații de tranzit feroviar a colectat peste 2000 de seturi de date despre evenimentele ESD prin teste reale la 10 stații tipice și a optimizat continuu planul de protecție.
3. Analiza modului de eșec
Stabiliți o bază de date de defecțiuni TVS și efectuați o analiză a cauzei principale pe moduri de defecțiune, cum ar fi circuit deschis, scurtcircuit și scurgere. Un anumit caz arată că rata de eșec cauzată de crăpăturile plăcilor TVS reprezintă 35%. Prin optimizarea designului stivei de PCB și a procesului de lipire, rata de eșec de acest tip a fost redusă la sub 0,5%.
https://www.trrsemicon.com/transistor/voltage-regulators/surface-mount-super-fast-recovery-rectifier.html